



PY32M070 系列数据手册

32 位 ARM[®] Cortex[®]-M0+ 微控制器



Puya Semiconductor (Shanghai) Co., Ltd



产品特性

- 内核
 - 32 位 ARM® Cortex® - M0+
 - 最高 72 MHz 工作频率
- 存储器
 - 最大 128 Kbytes flash 存储器
 - 最大 16 Kbytes SRAM
- 时钟系统
 - 外部高速晶振(HSE) 4 ~ 32 MHz
 - 外部低速晶振(LSE) 32.768 KHz
 - 内部 高速时钟(HSI) 4/8/16/22.12/24 MHz
 - 内部 低速时钟(LSI) 32.768 KHz
 - PLL 支持对 HSI 或 HSE 的 2 倍频及 3 倍频
- 电源管理和复位
 - 工作电压: 1.7 ~ 5.5 V
 - 低功耗模式: Sleep 和 Stop
 - 上电/掉电复位 (POR/PDR)
 - 掉电检测复位 (BOR)
 - 可编程的电压检测 (PVD)
- 通用输入输出(I/O)
 - 多达 28 个 I/O, 均可作为外部中断
 - 驱动电流 8 mA
- 7 通道 DMA 控制器
- 1 x 12 位 ADC
 - 支持 最多 10 个外部输入通道
 - 输入电压转换范围: 0 ~ V_{CCA}
- 2 x 12 位 DAC, 支持 2 个通道
- 3 路比较器
- 3 路运算放大器
- 13 个定时器
 - 1 个 16 位高级控制定时器 (TIM1)
 - 1 个 32 位通用定时器 (TIM2)
 - 5 个 16 位通用定时器 (TIM3/14/15/16/17)
 - 2 个基本定时器(TIM6/TIM7)
 - 1 个低功耗定时器(LPTIM), 支持从低功耗模式唤醒
 - 1 个独立看门狗定时器 (IWDG)
 - 1 个窗口看门狗定时器 (WWDT)
 - 1 个 SysTick timer
- RTC
- 通讯接口
 - 2 个串行外设接口(SPI),带 I²S 功能
 - 4 个通用同步/异步收发器(USART),支持自动波特率检测,其中 2 个支持 ISO7816,LIN,IrDA
 - 2 个 I²C 接口,支持标准模式 (100 kHz)、快速模式 (400 kHz),支持 7 位/ 10 位寻址模式,其中一个支持 SMBus/PMBus
- 硬件 CRC - 32 模块
- 硬件 32 位除法器
- 唯一 UID
- 串行调试 (SWD)
- 工作温度: - 40 ~ 105 °C
- 封装: QFN32

目录

产品特性	2
1. 简介	6
2. 功能概述	8
2.1. Arm® Cortex®-M0+ 内核	8
2.2. 存储器	8
2.3. Boot 模式	8
2.4. 时钟系统	9
2.5. 电源管理	11
2.5.1. 电源框图	11
2.5.2. 电源监控	11
2.5.3. 电压调节器	13
2.5.4. 低功耗模式	13
2.6. 复位	13
2.6.1. 电源复位	13
2.6.2. 系统复位	13
2.7. 通用输入输出 GPIO	13
2.8. 硬件除法器	14
2.9. DMA	14
2.10. 中断	15
2.10.1. 中断控制器 NVIC	15
2.10.2. 扩展中断 EXTI	15
2.11. 模数转换器 ADC	16
2.12. 数模转换器 (DAC)	16
2.13. 比较器 (COMP)	16
2.14. 运算放大器 (OPA)	16
2.15. 定时器	17
2.15.1. 高级定时器	17
2.15.2. 通用定时器	18
2.15.3. 基本定时器 TIM6/TIM7	18
2.15.4. 低功耗定时器 LPTIM	18
2.15.5. IWDG	18
2.15.6. WWDG	19
2.15.7. SysTick timer	19
2.16. 实时时钟 RTC	19
2.17. 循环冗余校验计算单元 CRC	19
2.18. 系统配置控制器 SYSCFG	20
2.19. Debug support (DBG)	20
2.20. I ² C 接口	20

2.21.	通用同步异步收发器 USART	21
2.22.	串行外设接口 SPI	22
2.23.	SWD	23
3.	引脚配置	23
3.1.	端口 A 复用功能映射	30
3.2.	端口 B 复用功能映射	31
3.3.	端口 C 复用功能映射	32
3.4.	端口 F 复用功能映射	33
4.	存储器映射	34
5.	电气特性	38
5.1.	测试条件	38
5.1.1.	最小值和最大值	38
5.1.2.	典型值	38
5.2.	绝对最大额定值	38
5.3.	工作条件	39
5.3.1.	通用工作条件	39
5.3.2.	上下电工作条件	39
5.3.3.	内嵌复位和 LVD 模块特性	39
5.3.4.	工作电流特性	41
5.3.5.	低功耗模式唤醒时间	42
5.3.6.	外部时钟源特性	43
5.3.7.	内部高频时钟源 HSI 特性	45
5.3.8.	内部低频时钟源 LSI 特性	46
5.3.9.	锁相环 PLL 特性	46
5.3.10.	存储器特性	47
5.3.11.	EFT 特性	47
5.3.12.	ESD & LU 特性	47
5.3.13.	端口特性	48
5.3.14.	NRST 引脚特性	48
5.3.15.	ADC 特性	49
5.3.16.	DAC 特性	49
5.3.17.	比较器特性	50
5.3.18.	运算放大器特性	51
5.3.19.	温度传感器特性	52
5.3.20.	内置参考电压特性	52
5.3.21.	定时器特性	52
5.3.22.	通讯口特性	53
6.	封装信息	57
6.1.	QFN32 封装尺寸	57

7. 订购信息	58
8. 版本历史	59

Puya Confidential

1. 简介

PY32M070 系列微控制器采用高性能的 32 位 ARM® Cortex®-M0+ 内核,宽电压工作范围的 MCU。嵌入高达 128 Kbytes flash 和 16 Kbytes SRAM 存储器,最高工作频率 72 MHz。包含多种不同封装类型多款产品。芯片集成多路 I²C、SPI、USART 等通讯外设, 1 路 12 位 ADC, 2 路 DAC, 13 个定时器, 3 路比较器, 3 路运算放大器。

PY32M070 系列微控制器的工作温度范围为 -40 °C ~ 105 °C, 工作电压范围 1.7 V ~ 5.5 V。芯片提供 sleep 和 stop 低功耗工作模式, 可以满足不同的低功耗应用。

PY32M070 系列微控制器适用于多种应用场景, 例如控制器,手持设备,PC 外设, 游戏和 GPS 平台、工业应用等。

表 1-1 PY32M070 系列产品规划及特征

外设		PY32M070K1BU7
Flash memory (KbyteS)		128
SRAM (KbyteS)		16
定时器	高级定时器	1 (16-bit)
	通用定时器	5 (16-bit)
		1(32-bit)
	基本定时器	2
	低功耗定时器	1
	SysTick	1
通讯口	Watchdog	2
	SPI[I ² S]	2[2]
	I ² C	2
USART		4
DMA		7 ch
RTC		Yes
通用端口		28
ADC (外部通道+ 内部通道)		1 (10 + 8)
DAC (通道数)		2 (2)
模拟比较器		3
放大器		3
最高主频		72 MHz
工作电压		1.7 - 5.5 V
工作温度		- 40 - 105 °C
封装		QFN32




图 1-1 功能模块

2. 功能概述

2.1. Arm® Cortex®-M0+ 内核

Arm® Cortex® - M0+是一款为广泛的嵌入式应用设计的入门级 32 位 Arm Cortex 处理器。它为开发人员提供了显著的好处,包括:

- 结构简单,易于学习和编程
- 超低功耗,节能运行
- 精简的代码密度等

Cortex - M0+ 处理器是 32 位内核,面积和功耗优化高,为 2 级流水的冯诺伊曼架构。处理器通过精简但强大的指令集和广泛优化的设计,提供高端处理硬件,包含单周期乘法器,提供了 32 位架构计算机所期望的卓越性能,比其他 8 位和 16 位微控制器具有更高的代码密度。

Cortex - M0+ 与一个嵌套的矢量中断控制器(NVIC)紧密耦合。

2.2. 存储器

片内集成 SRAM。通过 bytes (8 位)、half - word (16 位) 或者 word (32 位) 的方式可访问 SRAM。

片内集成 Flash,包含两个不同的物理区域组成:

- Main flash 区域,它包含应用程序和用户数据
- Information 区域,14 kbytes, 它包括以下部分:
 - Option bytes
 - UID bytes
 - System memory

对 Flash main memory 的保护包括以下几种机制:

- Read protection(RDP),防止来自外部的访问。
- Write protection (WRP) 控制,以防止不想要的写操作(由于程序存储器指针 PC 的混乱)。写保护的最小保护单位为 8 kbytes。
- Option byte 写保护,专门的解锁设计。

2.3. Boot 模式

通过 BOOT0 pin 和 boot 配置位 nBOOT 存放于 Option bytes 中,可选择三种不同的启动模式,如下表所示:

表 2-1 Boot 配置

Boot mode configuration		Mode
nBOOT1 bit	BOOT0 pin	
X	0	选择 Main flash 作为启动区

Boot mode configuration		Mode
nBOOT1 bit	BOOT0 pin	
1	1	选择 System memory 作为启动区
0	1	选择 SRAM 作为启动区

Boot loader 程序存储在 System memory,用于通过 USART 接口下载 Flash 程序。

2.4. 时钟系统

CPU 启动后默认系统时钟频率为 HSI 8 MHz,在程序运行后可以重新配置系统时钟频率和系统时钟源。可以选择的高频时钟有:

- 一个 4/ 8/ 16/ 22.12/ 24 MHz 可配置的内部高精度 HSI 时钟。
- 一个 32.768 kHz 可配置的内部 LSI 时钟。
- 4 ~ 32 MHz HSE 时钟,并且可以使能 CSS 功能检测 HSE。如果 CSS fail,硬件会自动转换系统时钟为 HSI,HSI 频率由软件配置,同时 CPU NMI 中断产生。
- 一个 32.768 KHz LSE 时钟。
- PLL 时钟,PLL 源可以选择 HSI 和 HSE。如果选择 HSE 源,当 CSS 使能并且 CSS fail 时,关闭 PLL 和 HSE,硬件选择系统时钟源为 HSI。

AHB 时钟可以基于系统时钟分频,APB 时钟可以基于 AHB 时钟分频。AHB 和 APB 时钟频率最高为 72 MHz。




图 2-1 系统时钟结构图

2.5. 电源管理

2.5.1. 电源框图




图 2-2 电源框图

表 2-2 电源框图

编号	电源	电源值	描述
1	V _{CC}	1.7 V ~ 5.5 V	通过电源管脚为芯片提供电源。
2	V _{DDD}	1.2 V / 1.0 V ± 10%	来自于 VR 的输出,为芯片内部主要逻辑电路、SRAM 供电。当 MR 供电时,输出 1.2 V。当进入 stop 模式时,根据软件配置,可以由 MR 或者 LPR 供电,并根据软件配置决定 LPR 输出是 1.2 V 或者 1.0 V。
3	V _{CCA}	1.7 V ~ 5.5 V	通过电源管脚为芯片模拟电路提供电源。

2.5.2. 电源监控

2.5.2.1. 上下电复位 (POR/PDR)

芯片内设计 Power on reset (POR) / Power down reset (PDR) 模块,为芯片提供上电和下电复位。该模块在各种模式之下都保持工作。

2.5.2.2. 欠压复位 (BOR)

除了 POR/PDR 外,还实现了 BOR (brown out reset)。BOR 仅可以通过 option byte 使能和关闭。

当 BOR 被打开时, BOR 的阈值可通过 Option byte 进行选择,且上升和下降检测点都可被单独配置。




图 2-3 POR/PDR/BOR 阈值

2.5.2.3. 电压检测 (PVD)

Programmable Voltage detector (PVD) 模块可以用来检测 V_{CC} 电源 (也可以检测 PB7 引脚的电压), 检测点可通过寄存器进行配置。当 V_{CC} 高于或低于 PVD 的检测点时, 产生相应的复位标识。

该事件内部连接到 EXTI 的 line 16, 取决于 EXTI line 16 上升/下降沿配置, 当 V_{CC} 上升超过 PVD 的检测点, 或者 V_{CC} 降低到 PVD 的检测点以下, 产生中断, 在中断服务程序中用户可以进行紧急的 shutdown 任务。




图 2-4 PVD 阈值

2.5.3. 电压调节器

芯片设计两个电压调节器:

- MR (Main regulator) 在芯片正常运行状态时保持工作。
- LPR (low power regulator) 在 stop 模式下,提供更低功耗的选择。

2.5.4. 低功耗模式

芯片在正常的运行模式之外,有 2 个低功耗模式:

- Sleep mode: CPU 时钟关闭 (NVIC, SysTick 等工作),外设可以配置为保持工作。(建议只使能必须工作的模块,在模块工作结束后关闭该模块)
- Stop mode: 该模式下 SRAM 和寄存器的内容保持,高速时钟 PLL、HSI 和 HSE 关闭,VDD 域下大部分模块时钟都被停掉。GPIO, PVD, COMP output,RTC 和 LPTIM 可以唤醒 stop 模式。

2.6. 复位

芯片内设计两种复位,分别是: 电源复位和系统复位。

2.6.1. 电源复位

电源复位在以下几种情况下产生:

- 上下电复位 (POR / PDR)
- 欠压复位 (BOR)

2.6.2. 系统复位

当产生以下事件时,产生系统复位:

- NRST pin 的复位
- 窗口看门狗复位(WWDG)
- 独立看门狗复位(IWDG)
- SYSRESETREQ 软件复位
- Option byte load 复位 (OBL)

2.7. 通用输入输出 GPIO

每个 GPIO 都可以由软件配置为输出 (push - pull 或者 open drain),输入 (floating, pull - up / down,analog),外设复用功能,锁定机制会冻结 I/O 口配置功能。GPIO 功能概要如下:

- 寄存器支持 IO Port / AHB 总线读写
- 输出状态: 推挽输出或者开漏输出 + 上拉/下拉
- 数据输出来自数据寄存器(GPIOx_ODR)或者外设 (复用功能输出)
- 每个 I/O 可进行速度选择
- 输入状态: 浮空, 上拉/下拉, 模拟

- 数据输入送给输入数据寄存器(GPIOx_IDR)或者外设 (复用功能输入)
- 位置位/复位寄存器 (GPIOx_BSRR) , 允许对 GPIOx_ODR 的位写访问
- 锁定机制 (GPIOx_LCKR)会冻结 I/O 口配置功能
- 模拟功能
- 复用功能选择寄存器 (每个 IO 口最多 16 种复用功能)
- 单周期内快速翻转的能力
- 高度灵活的 I/O 多路选择功能, 使得 I/O 口作为 GPIO, 或者作为各种外设接口功能

2.8. 硬件除法器

32 位有符号 / 无符号整数硬件除法器模块,主要作用为对输入模块的两个 32 位数据做除法,需要消耗 8 个 clk 时钟周期完成一次除法操作。

硬件除法器支持以下特性:

- 可配置有符号 / 无符号整数除法计算
- 32 位被除数, 32 位除数
- 输出 32 位商和 32 位余数
- 除数为零警告标志位,除法运算结束标志位
- 8 个时钟周期完成一次除法运算
- 写除数寄存器触发除法运算开始
- 读商寄存器/余数寄存器时自动等待计算结束

2.9. DMA

直接存储器存取(DMA)用来提供在外设和存储器之间或者存储器和存储器之间的高速数据传输。搬移数据无需 CPU 干预,数据可以通过 DMA 快速地移动,这就节省了 CPU 的资源来做其他操作。DMA 控制器有 7 个通道,每个通道专门用来管理来自于一个或多个外设对存储器访问的请求。还有一个仲裁器来协调各个 DMA 请求的优先权。

主要功能如下:

- 单 AHB master
- 支持外设到存储器,存储器到外设,存储器到存储器和外设到外设的数据传输
- 片上存储器设备,如 FLASH,SRAM,AHB 和 APB 外设,作为源和目标
- 所有 DMA 通道均可独立配置:
 - 每个通道要么与来自外设的 DMA 请求信号相关联,要么与存储器到存储器传输中的软件触发器相关联。这个配置是由软件完成的。
 - 请求之间的优先级由软件可编程(每个通道 4 级:非常高、高、中、低),在相等的情况下由硬件可编程(例如对通道 1 的请求比对通道 2 的请求优先)。
 - 源和目标的传输大小是独立的(字节,半字,字),模拟打包和拆包。源地址和目标地址必须按数据大小对齐。

— 可编程传输数据数: 0 ~ 65535

- 每个通道生成一个中断请求。每个中断请求都是由三个 DMA 事件中的任何一个引起的:传输完成、半传输或传输错误。

2.10. 中断

PY32M070 通过 Cortex-M0+ 处理器内嵌的矢量中断控制器(NVIC)和一个扩展中断/事件控制器(EXTI)来处理异常。

2.10.1. 中断控制器 NVIC

NVIC 是 Cortex-M0+ 处理器内部紧耦合 IP。NVIC 可以处理来自处理器外部的 NMI (不可屏蔽中断)和可屏蔽外部中断,以及 Cortex-M0+ 内部异常。NVIC 提供了灵活的优先级管理。

处理器核心与 NVIC 的紧密耦合大大减少了中断事件和相应中断服务例程(ISR)启动之间的延迟。ISR 向量列在一个向量表中,存储在 NVIC 的一个基地地址。要执行的 ISR 的向量地址是由向量表基址和用作偏移量的 ISR 序号组成的。

如果高优先级的中断事件发生,而低优先级的中断事件刚好在等待响应,稍后到达的高优先级的中断事件将首先被响应。另一种优化称为尾链 (tail-chaining)。当从一个高优先级的 ISR 返回时,然后启动一个挂起的低优先级的 ISR,将跳过不必要的处理器上下文的压栈和弹栈。这减少了延迟,提高了电源效率。

NVIC 特性:

- 低延时中断处理
- 4 级中断优先级
- 支持 1 个 NMI 中断
- 32 个可屏蔽的中断通道 (不包括 16 个 CPU 的中断)
- 高优先级中断可打断低优先级中断响应
- 支持尾链(tail - chaining)优化
- 硬件中断向量检索

2.10.2. 扩展中断 EXTI

EXTI 增加了处理物理线事件的灵活性,系统可以通过 GPIO 和指定模块 (PVD/COMP/RTC/LPTIM) 输入事件唤醒。

EXTI 控制器有多个通道,包括最多 16 个 GPIO,1 个 PVD 输出,3 个 COMP 输出,以及 RTC 和 LPTIM 唤醒信号。其中 GPIO,PVD,COMP 可以配置上升沿、下降沿或双沿触发。任何 GPIO 信号通过选择信号配置为 EXTI0 ~ 15 通道。

- 每个 EXTI line 都可以通过寄存器独立屏蔽。
- EXTI 控制器可以捕获比内部时钟周期短的脉冲。
- EXTI 控制器中的寄存器锁存每个事件,即使是在 stop 模式下,处理器从停止模式唤醒后也能识别唤醒的来源,或者识别引起中断的 GPIO 和事件。

2.11. 模数转换器 ADC

芯片具有 1 个 12 位的 SARADC。该模块共有最多 18 个要被测量的通道,包括 10 个外部通道和 8 个内部通道。参考电压可选择电源电压。

- 各通道的转换模式可以设定为单次、连续、扫描、不连续模式。转换结果存储在左对齐或者右对齐的 16 位数据寄存器中。
- 模拟 watchdog 允许应用检测是否输入电压超出了用户定义的高或者低阈值。
- ADC 实现了在低频率下运行,可获得很低的功耗。
- 在采样结束,转换结束,连续转换结束,模拟 watchdog 时转换电压超出阈值时产生中断请求。

2.12. 数模转换器 (DAC)

数字/模拟转换模块(DAC)是 12 位数字输入,电压输出的数字/模拟转换器。DAC 可以配置为 8 位或 12 位模式,也可以与 DMA 控制器配合使用。DAC 工作在 12 位模式时,数据可以设置成左对齐或右对齐。DAC 模块有 2 个输出通道,每个通道都有单独的转换器。在双 DAC 模式下,2 个通道可以独立地进行转换,也可以同时进行转换并同步地更新 2 个通道的输出。主要特性如下:

- 12 位模式下数据左对齐或者右对齐
- 同步更新功能
- 噪声波形生成
- 三角波形生成
- 双 DAC 通道同时或者分别转换
- 每个通道都有 DMA 功能
- 支持 DMA 下溢错误检测
- 外部触发转换

2.13. 比较器 (COMP)

芯片内集成 3 个通用比较器 (general purpose comparators) COMP。可以作为单独的模块,也可以与 timer 组合在一起使用。

比较器可以被如下使用:

- 被模拟信号触发,产生低功耗模式唤醒功能
- 模拟信号调节
- 当与来自 timer 的 PWM 输出连接时,Cycle by cycle 的电流控制回路

2.14. 运算放大器(OPA)

OPA1/2/3 模块可以灵活配置,适用于简易放大器应用。内部的 3 个运放可以使用外部电阻进行级联。

OPA 功能概要如下:

- 3 个独立配置运放

- OPA 的输入范围是 0 到 AV_{CC} , 输出范围是 0.1 V 到 $AV_{CC} - 0.2 V$ (以模拟模块需求为准), 可编程增益
- 可配置为以下模式
 - 通用运放模式 (general purpose OPA)
 - DAC 电压跟随器

2.15. 定时器

PY32M070 不同定时器的特性如下表所示:

表 2-3 定时器特性

类型	Timer	位宽	计数方向	预分频	DMA	捕获/比较通道	互补输出
高级定时器	TIM1	16 位	上,下, 中央对齐	1 ~ 65536	支持	4	3
通用定时器	TIM2	32 位	上,下, 中央对齐	1 ~ 65536	支持	4	-
通用定时器	TIM3	16 位	上,下, 中央对齐	1 ~ 65536	支持	4	-
	TIM14	16 位	上	1 ~ 65536	-	1	-
	TIM15	16 位	上	1 ~ 65536	-	2	1
	TIM16,TIM17	16 位	上	1 ~ 65536	支持	1	1
基本定时器	TIM6,TIM7	16 位	上	1 ~ 65536	支持	-	-

2.15.1. 高级定时器

高级定时器 (TIM1) 由 16 位被可编程分频器驱动的自动装载计数器组成。它可以被用作各种场景, 包括: 输入信号 (输入捕获) 的脉冲长度测量, 或者产生输出波形 (输出比较、输出 PWM、带死区插入的互补 PWM)。

TIM1 包括 4 个独立通道, 用作:

- 输入捕获
- 输出比较
- PWM 产生 (边缘或者中心对齐模式)
- 单脉冲模式输出

如果 TIM1 配置为标准的 16 位计时器, 则它具有与 TIMx 计时器相同的特性。如果配置为 16 位 PWM 发生器, 则具有全调制能力 (0 - 100%)。

在 MCU debug 模式, TIM1 可以冻结计数。

具有相同架构的 timer 特性共享, 因此 TIM1 可以通过计时器链接功能与其他计时器一起工作, 以实现同步或事件链接。

TIM1 支持 DMA 功能。

2.15.2. 通用定时器

2.15.2.1. TIM2/TIM3

TIM2/TIM3 通用定时器是由 32/16 位可编程分频器驱动的 32/16 位自动重载计数器构成。具有 4 个独立的通道,每个用于输入捕获/输出比较,PWM 或者单脉冲模式输出。

- 可以通过计时器链接功能与 TIM1 一起工作
- 支持 DMA 功能
- 能够处理正交(增量)编码器信号和数字输出从 1 到 3 霍尔效应传感器
- 在 MCU debug 模式, TIM2/TIM3 可以冻结计数

2.15.2.2. TIM14

- 通用定时器 TIM14 由可编程预分频器驱动的 16 位向上自动装载计数器构成。
- TIM14 具有 1 个独立通道用于输入捕获/输出比较,PWM 或者单脉冲模式输出。
- 在 MCU debug 模式,TIM14 可以冻结计数。

2.15.2.3. TIM15/TIM16/TIM17

- TIM15、TIM16 和 TIM17 由可编程预分频器驱动的 16 位自动装载计数器构成。
- TIM15 具有 2 个独立通道用于输入捕获/输出比较,PWM 或者单脉冲模式输出。
- TIM16/TIM17 具有 1 个独立通道用于输入捕获/输出比较,PWM 或者单脉冲模式输出。
- TIM15、TIM16/TIM17 具有带死区的互补输出。
- TIM15、TIM16/TIM17 支持 DMA 功能。
- 在 MCU debug 模式,TIM15、TIM16/TIM17 可以冻结计数。

2.15.3. 基本定时器 TIM6/TIM7

- 基本定时器 TIM6/TIM7 包含一个 16 位自动装载计数器,由各自的可编程预分频器驱动。
- 16 位自动装载计数器。
- 触发 DAC 的同步电路。
- 在更新事件(计数器溢出)发生时产生中断/DMA 请求。

2.15.4. 低功耗定时器 LPTIM

- LPTIM 为 16 位向上计数器,包含 3 位预分频器。支持连续/单次模式。
- LPTIM 可以配置为 stop 模式唤醒源。
- 在 MCU debug 模式,LPTIM 可以冻结计数值。

2.15.5. IWDG

芯片内集成了一个 Independent watchdog (简称 IWDG),该模块具有高安全级别、时序精确及灵活使用的特点。IWDG 发现并解决由于软件失效造成的功能混乱,并在计数器达到指定的 timeout 值时触发系统复位。

- IWDG 由独立的 RC 振荡器提供时钟,可在 STOP 模式下工作。
- IWDG 最适合需要 watchdog 作为主应用之外的独立过程,并且无很高的时序准确度限制的应用。
- 通过 option byte 的控制,可以使能 IWDG 硬件模式。
- IWDG 是 stop 模式的唤醒源,以复位的方式唤醒 stop 模式。
- 在 MCU debug 模式,IWDG 可以冻结计数值。

2.15.6. WWDG

系统窗口看门狗是基于一个 7 位的下行计数器,可以设置为自由运行。当出现问题时,它可以作为一个看门狗来复位系统。计数时钟为 APB 时钟(PCLK)。它具有预警中断能力,计数器可以在 MCU debug 模式下被冻结。

2.15.7. SysTick timer

SysTick 计数器专门用于实时操作系统 (RTOS),但也可以用作标准的向下计数器。

SysTick 特性:

- 24 位向下计数
- 自装载能力
- 计数器记到 0 时可产生中断 (可屏蔽)

2.16. 实时时钟 RTC

实时时钟是一个独立的定时器。RTC 模块拥有一组连续计数的计数器,在相应软件配置下,可提供时钟日历的功能。修改计数器的值可以重新设置系统当前的时间和日期。

- RTC 为预分频系数最高为 2^{20} 的 32 位可编程计数器。
- RTC 计数器时钟源可以为 LSE、LSI 以及 HSE 时钟除以 128,可以作为 stop 唤醒源。
- RTC 可以产生闹钟中断,秒中断和溢出中断 (可屏蔽)。
- RTC 支持时钟 calibration。
- 在 MCU debug 模式, RTC 可以冻结计数。

2.17. 循环冗余校验计算单元 CRC

循环冗余校验(CRC)计算单元是根据固定的生成多项式得到 32 位 CRC 计算结果。在其他的应用中,CRC 技术主要应用于核实数据传输或者数据存储的正确性和完整性。CRC 计算单元含有 1 个 32 位数据寄存器:

- 对该寄存器进行写操作时,作为输入寄存器,可以输入要进行 CRC 计算的新数据。
- 对该寄存器进行读操作时,返回上一次 CRC 计算的结果。
- 每一次写入数据寄存器,其计算结果是前一次 CRC 计算结果和新计算结果的组合(对整个 32 位字进行 CRC 计算,而不是逐字节地计算)。

- 可以通过设置寄存器 CRC_CR 的 RESET 位来重置寄存器 CRC_DR 为 0xFFFF FFFF。该操作不影响寄存器 CRC_IDR 内的数据。
- 支持配置 CRC 初始值。

2.18. 系统配置控制器 SYSCFG

SYSCFG 模块主要完成如下功能：

- 使能或者不使能 I²C 类型 IO pin 上的滤波使能
- 使能或者不使能在所有 IO pin 上的滤波使能
- 重映射某些 DMA 的触发源到不同的 DMA 通道
- 重映射位于代码区间开始区域的存储器 (Boot)
- 管理 TIMERS ETR 或者刹车输入

2.19. Debug support (DBG)

MCU DBG 模块协助调试器提供以下功能：

- 支持睡眠模式, 停止模式和待机模式
- CPU 进入 HALT 时, 控制定时器、看门狗停止计数或者继续计数
- CPU 进入 HALT 时, 阻止 I²C1 和 I²C2 SMBUS 超时
- 分配跟踪引脚

MCUDBG 寄存器还提供芯片 ID 编码。使用 JTAG 或者 SW 调试接口, 或者用户程序都可以访问此 ID 编码。

2.20. I²C 接口

I²C(inter-integrated circuit)总线接口连接微控制器和串行 I²C 总线。它提供多主机功能, 控制所有 I²C 总线特定的顺序、协议、仲裁和时序。支持标准 (Sm)、快速 (Fm)。

I²C 特性：

- 2 个 I²C 接口, 支持 Slave 和 master 模式
- 多主机功能：可以做 master, 也可以做 slave
- 支持不同通讯速度
 - 标准模式 (Sm)：高达 100 kHz
 - 快速模式 (Fm)：高达 400 kHz
- 作为 Master
 - 产生 Clock
 - Start 和 Stop 的产生
- 作为 slave
 - 可编程的 I²C 地址检测
 - 可响应 2 个从地址的双地址能力
 - Stop 位的发现

- 7 位/10 位寻址模式
- 通用广播 (General call)
- 状态标志位
 - 发送/接收模式标志位
 - 字节传输完成标志位
 - I²C busy 标志位
- 错误标志位
 - Master arbitration loss
 - 地址/数据传输后的 ACK failure
 - Start/Stop 错误
 - Overrun/Underrun(时钟拉长功能 disable)
- 可选的时钟拉长功能
- 具备 DMA 能力的单字节 buffer
- 软件复位
- 模拟噪声滤波功能
- 支持 SMBus

2.21. 通用同步异步收发器 USART

PY32M070 包含 4 个 USART,支持 ISO7816, LIN, IrDA。

通用同步异步收发器(USART)提供了一种灵活的方法与使用工业标准 NRZ 异步串行数据格式的外部设备之间进行全双工数据交换。USART 利用分数波特率发生器提供宽范围的波特率选择。

它支持同步单向通信和半双工单线通信,它还允许多处理器通信。

支持自动波特率检测。

使用多缓冲器配置的 DMA 方式,可以实现高速数据通信。

USART 特性:

- 全双工异步通信
- NRZ 标准格式
- 可配置 16 倍或者 8 倍过采样,增加在速度和时钟容忍度的灵活性
- 发送和接收共用的可编程波特率,最高达 4.5 Mbit/s
- 自动波特率检测
- 可编程的数据长度 8 位或者 9 位
- 可配置的停止位 (支持 0.5,1,1.5 或 2 个停止位)
- 同步模式和为同步通讯的时钟输出功能
- 单线半双工通讯
- 独立的发送和接收使能位
- 硬件流控制
- 通过 DMA 缓冲接收/发送字节
- 检测标志

- 接收 buffer 满
- 发送 buffer 空
- 传输结束
- 奇偶校验控制
 - 发送校验位
 - 对接收数据进行校验
- 带标志的中断源
 - CTS 改变
 - 发送寄存器空
 - 发送完成
 - 接收数据寄存器满
 - 检测到总线空闲
 - 溢出错误
 - 帧错误
 - 噪音操作
 - 校验错误
- 多处理器通信
 - 如果地址不匹配, 则进入静默模式
- 从静默模式唤醒: 通过空闲检测和地址标志检测, 两种唤醒接收器的方式: 地址位 (MSB, 第 9 位), 总线空闲。

2.22. 串行外设接口 SPI

PY32M070 包含 2 个 SPI。串行外设接口(SPI)允许芯片与外部设备以半双工、全双工、单工同步的串行方式通信。此接口可以被配置成主模式, 并为外部从设备提供通信时钟(SCK)。接口还能以多主配置方式工作。

SPI 特性如下:

- Master 或者 slave 模式
- 3 线全双工同步传输
- 2 线半双工同步传输 (有双向数据线)
- 2 线单工同步传输 (无双向数据线)
- 8 位或者 16 位传输帧选择
- 支持多主模式
- 8 个主模式波特率预分频系数 (最大为 $f_{PCLK} / 2$)
- 从模式频率 (最大为 $f_{PCLK} / 4$)
- 主模式和从模式下均可以由软件或硬件进行 NSS 管理: 主/从操作模式的动态改变
- 可编程的时钟极性和相位
- 可编程的数据顺序, MSB 在前或 LSB 在前
- 可触发中断的专用发送和接收标志
- SPI 总线忙状态标志

- Motorola 模式
- 可引起中断的主模式故障、过载
- 2 个具备 DMA 能力的 32 位 Rx 和 Tx FIFOs

2.23. SWD

ARM SWD 接口允许串口调试工具连接到 PY32M070。

√

Puya Confidential

3. 引脚配置




图 3-1 QFN32 PY32M070K1xU7 Pinout1 (Top view)

表 3-1 引脚定义的术语和符号

类型	符号	定义	
端口类型	S	Supply pin	
	G	Ground pin	
	I	Input - only pin	
	I/O	Input/ output pin	
	NC	无定义	
端口结构	COM	正常 5 V 端口,支持模拟输入输出功能	
	RST	复位端口,内部带弱上拉电阻,不支持模拟输入输出功能	
	COM_F	具有模拟输入功能的 I ² C Fm+	
Notes	-	除非有其他说明,不然所有端口都被在复位之间和之后,作为浮空的输入	
端口功能	复用功能	-	通过 GPIOx_AFR 寄存器选择的功能
	附加功能	-	通过外设寄存器直接选择或使能的功能

表 3-2 引脚定义

封装	复位	端口类型	端口结构	Notes	端口功能	
					复用功能	附加功能
QFN32 K1	PF0-OSC_IN	I/O	COM		USART2_TX	OSC_IN
					TIM1_BKIN	
					TIM14_CH1	
2	PF1-OSC_OUT	I/O	COM		USART2_RX	OSC_OUT
					TIM1_CH1N	
					TIM15_CH1N	
3	PF2-NRST	I/O	RST	(1)	TIM1_CH2	-
					EVENTOUT	
					MCO	
4	V _{SSA}	G	-		Ground	
5	V _{CCA}	S	-		Analog power supply	
6	PA0	I/O	COM		USART2_CTS	ADC_IN0, COMP1_INP4, COMP1_INN0, COMP2_INP0, COMP2_INN4,
					TIM2_CH1_ETR	
					USART4_TX	
					COMP1_OUT	
					SPI2_SCK	
7	PA1	I/O	COM		EVENTOUT	ADC_IN1, COMP1_INP5, COMP1_INN1, COMP2_INP1, COMP2_INN5,
					USART2_RTS	
					TIM2_CH2	
					USART4_RX	
					TIM15_CH1N	
					I ² C1_SMBA	
					SPI1_SCK/I ² S1_CK	
					SPI2_MOSI	
8	PA2	I/O	COM		TIM15_CH1	ADC_IN2, COMP1_INP6, COMP1_INN2, COMP2_INP2,
					USART2_TX	
					TIM2_CH3	
					COMP2_OUT	
					SPI1_MOSI/I ² S1_SD	
					SPI2_MISO	
9	PA3	I/O	COM		EVENTOUT	ADC_IN3, COMP1_INP7, COMP1_INN3, COMP2_INP3,
					TIM15_CH2	
					USART2_RX	
					TIM2_CH4	

封装	复位	端口类型	端口结构	Notes	端口功能	
QFN32 K1					复用功能	附加功能
					SPI2_MISO	
					SPI2_NSS/I ² S2_WS	
					I ² C2_SCL	
10	PA4	I/O	COM		EVENTOUT	ADC_IN4, DAC_OUT1, COMP1_INP8, COMP1_INN4, COMP2_INP4,
					SPI1_NSS/I ² S1_WS	
					USART2_CK	
					TIM14_CH1	
					SPI2_MOSI	
					USART2_TX	
					PVD_OUT	
11	PA5	I/O	COM		EVENTOUT	ADC_IN5, DAC_OUT2, COMP1_INP9, COMP1_INN5, COMP2_INP5, COMP3_INP0, COMP3_INN0, OPA2_OUT
					SPI1_SCK/ I ² S1_CK	
					TIM2_CH1_ETR	
					USART3_TX	
12	PA6	I/O	COM		EVENTOUT	ADC_IN6, COMP1_INP10, COMP1_INN6, OPA2_INN,
					SPI1_MISO/I ² S1_MCK	
					TIM3_CH1	
					TIM1_BKIN	
					USART3_CTS	
					TIM16_CH1	
					COMP1_OUT	
13	PA7	I/O	COM		EVENTOUT	ADC_IN7, COMP1_INP11, COMP1_INN7, OPA2_INP,
					SPI1_MOSI/I ² S1_SD	
					TIM3_CH2	
					TIM1_CH1N	
					TIM14_CH1	
					TIM17_CH1	
					COMP2_OUT	
14	PB0	I/O	COM		EVENTOUT	ADC_IN8, COMP2_INN6,
					TIM3_CH3	
					TIM1_CH2N	
					USART3_CK	
					COMP1_OUT	
					SPI1_NSS/I ² S1_WS	

封装	复位	端口类型	端口结构	Notes	端口功能	
QFN32 K1					复用功能	附加功能
					USART3_RX	
15	PB1	I/O	COM		EVENTOUT TIM14_CH1 TIM3_CH4 TIM1_CH3N USART3_RTS COMP3_OUT	ADC_IN9, COMP2_INP6, COMP2_INN7, COMP3_INP1, COMP3_INN1,
16	V _{SS}	G			Ground	
17	V _{CC}	S			Digital power supply	
18	PB12	I/O	COM		EVENTOUT SPI2_NSS/I ² S2_WS TIM1_BKIN USART3_CK TIM15_BKIN	COMP2_INP9, OPA3_INN,
19	PB13	I/O	COM_F		EVENTOUT SPI2_SCK/I ² S2_CK TIM1_CH1N USART3_CTS I ² C2_SCL MCO TIM15_CH1N I ² C1_SCL	COMP2_INP10, OPA3_INP,
20	PB14	I/O	COM_F		EVENTOUT SPI2_MISO/I ² S2_MCK TIM15_CH1 TIM1_CH2N USART3_RTS I ² C2_SDA I ² C1_SDA	COMP2_INP11, COMP3_INP9, COMP3_INN5 OPA3_OUT
21	PA8	I/O	COM		EVENTOUT MCO USART1_CK TIM1_CH1 SPI2_NSS USART1_TX	OPA1_OUT

封装	复位	端口类型	端口结构	Notes	端口功能	
QFN32 K1					复用功能	附加功能
22	PA9	I/O	COM_F		EVENTOUT TIM15_BKIN USART1_TX TIM1_CH2 I ² C1_SCL SPI2_MISO MCO I ² C2_SCL	OPA1_INP
23	PA10	I/O	COM_F		EVENTOUT TIM17_BKIN USART1_RX TIM1_CH3 I ² C1_SDA SPI2_MOSI I ² C2_SDA	OPA1_INN
24	PA13	I/O	COM	(2)	EVENTOUT SWDIO IR_OUT USART1_RX COMP3_OUT PVD_OUT	-
25	PF5	I/O	COM		TIM1_BKIN2	RTC_OUT
26	PF6	I/O	COM		USART1_CTS	-
27	PA14	I/O	COM	(2)	EVENTOUT SWCLK USART2_TX USART1_TX PVD_OUT	-
28	PB3	I/O	COM		EVENTOUT SPI1_SCK/I ² S1_CK TIM2_CH2 USART1_RTS TIM1_CH2	COMP2_INN9
29	PB4	I/O	COM		EVENTOUT SPI1_MISO/I ² S1_MCK	COMP1_INP12 COMP2_INP12

封装	复位	端口类型	端口结构	Notes	端口功能	
QFN32 K1					复用功能	附加功能
					TIM3_CH1 USART1_CTS USART1_CK TIM1_CH2N TIM17_BKIN	
30	PB5	I/O	COM		SPI1_MOSI/I ² S1_SD TIM3_CH2 TIM16_BKIN I ² C1_SMBA USART1_CK COMP2_OUT USART1_RTS USART1_TX TIM1_CH3N	COMP1_INP13
31	PB6	I/O	COM_F		EVENTOUT USART1_TX I ² C1_SCL TIM16_CH1N SPI2_MISO USART3_CTS TIM1_CH3 I ² C2_SCL	COMP1_INP14, COMP2_INP14
32	PB7	I/O	COM_F		EVENTOUT USART1_RX I ² C1_SDA TIM17_CH1N USART4_CTS SPI2_MOSI I ² C2_SDA TIM1_CH1	PVD_IN, COMP2_INP15

1. 选择 PF2 或者 NRST 通过 option bytes 进行配置。
2. 复位后,PA13 和 PA14 两个 pin 被配置为 SWDIO 和 SWCLK AF 功能,前者内部上拉电阻、后者内部下拉电阻被激活。

3.1. 端口 A 复用功能映射

表 3-3 端口 A 复用功能映射

PortA	AF0	AF1	AF2	AF3	AF4	AF5	AF6	AF7	AF8	AF9	AF10	AF11	AF12	AF13	AF14	AF15
PA0	-	USART2_CTS	TIM2_CH1_ETR	-	USART4_TX	-	-	COMP1_OUT	SPI2_SCK	-	-	-	-	-	-	-
PA1	EVENTOUT	USART2_RTS	TIM2_CH2	-	USART4_RX	TIM15_CH1N	I ² C1_SMBA	-	SPI1_SCK/ I ² S1_CK	SPI2_MOSI	-	-	-	-	-	-
PA2	TIM15_CH1	USART2_TX	TIM2_CH3	-	-	-	-	COM2_OUT	SPI1_MOSI/ I ² S1_SD	SPI2_MISO	-	-	-	-	-	-
PA3	TIM15_CH2	USART2_RX	TIM2_CH4	-	-	-	-	EVENTOUT	SPI2_MSI0	SPI2_NSS/ I ² S2_WS	-	-	-	-	-	-
PA4	SPI1_NSS/ I ² S1_WS	USART2_CK	-	-	TIM14_CH1	-	-	EVENTOUT	SPI2_MOSI	USART2_TX	-	-	PVD_OUT	-	-	-
PA5	SPI1_SCK/ I ² S1_CK	-	TIM2_CH1_ETR	-	-	-	-	EVENTOUT	-	-	USART3_TX	-	-	-	-	-
PA6	SPI1_MISO/ I ² S1_MCK	TIM3_CH1	TIM1_BKIN	-	USART3_CTS	TIM16_CH1	EVENTOUT	COMP1_OUT	-	-	-	-	-	-	-	-
PA7	SPI1_MOSI/ I ² S1_SD	TIM3_CH2	TIM1_CH1N	-	TIM14_CH1	TIM17_CH1	EVENTOUT	COMP2_OUT	-	-	-	-	-	-	-	-
PA8	MCO	USART1_CK	TIM1_CH1	EVENTOUT	-	-	-	-	SPI2_NSS	-	USART1_TX	-	-	-	-	-
PA9	TIM15_BKIN	USART1_TX	TIM1_CH2	-	-	-	I ² C1_SCL	EVENTOUT	SPI2_MISO	MCO	-	-	-	I ² C2_SCL	-	-
PA10	TIM17_BKIN	USART1_RX	TIM1_CH3	-	-	-	I ² C1_SDA	EVENTOUT	SPI2_MOSI	-	-	-	-	I ² C2SDA	-	-
PA11	EVENTOUT	USART1_CTS	TIM1_CH4	-	-	-	-	COMP1_OUT	SPI1_MISO/ I ² S1_MCK	-	-	TIM1_BKIN2	-	-	-	-
PA12	EVENTOUT	USART1_RTS	TIM1_ETR	-	-	-	-	COMP2_OUT	SPI1_MOSI/ I ² S1_SD	I ² S1_CKIN	-	-	-	-	-	-
PA13	SWDIO	IROUT	-	-	-	-	-	EVENTOUT	-	USART1_RX	-	COMP3_OUT	PVD_OUT	-	-	-
PA14	SWCLK	USART2_TX	-	-	-	-	-	EVENTOUT	-	USART1_TX	-	-	PVD_OUT	-	-	-
PA15	SPI1_NSS/ I ² S1_WS	USART2_RX	TIM2_CH1_ETR	EVENTOUT	USART4_RTS	-	-	EVENTOUT	-	-	USART3_RTS _DE_CK	-	-	-	-	-

3.2. 端口 B 复用功能映射

表 3-4 端口 B 复用功能映射

PortB	AF0	AF1	AF2	AF3	AF4	AF5	AF6	AF7	AF8	AF9	AF10	AF11	AF12	AF13	AF14	AF15
PB0	EVENTOUT	TIM3_CH3	TIM1_CH2N	-	USART3_CK	-	-	COMP1_OUT	SPI1_NSS/ I ² S1_WS	-	USART3_RX	-	-	-	-	-
PB1	TIM14_CH1	TIM3_CH4	TIM1_CH3N	-	USART3_RTS	-	-	EVENTOUT	-	-	-	COMP3_OUT	-	-	-	-
PB2	-	-	-	-	-	-	-	EVENTOUT	SPI2_MISO	-	USART3_TX	-	-	-	-	-
PB3	SPI1_SCK/ I ² S1_CK	EVENTOUT	TIM2_CH2	-	USART1_RTS	-	-	EVENTOUT	-	-	-	TIM1_CH2	-	-	-	-
PB4	SPI1_MISO/ I ² S1_MCK	TIM3_CH1	EVENTOUT	-	USART1_CTS	TIM17_BKIN	-	-	-	-	-	TIM1_CH2N	-	USART1_CK	-	-
PB5	SPI1_MOSI/ I ² S1_SD	TIM3_CH2	TIM16_BKIN	I ² C1_SMBA	USART1_CK	-	-	COM2_OUT	-	USART1_RTS	-	TIM1_CH3N	-	USART1_TX	-	-
PB6	USART1_TX	I2C1_SCL	TIM16_CH1N	-	-	-	-	EVENTOUT	SPI2_MISO	-	USART3_CTS	TIM1_CH3	-	I ² C2_SCL	-	-
PB7	USART1_RX	I2C1_SDA	TIM17_CH1N	-	USART4_CTS	-	-	EVENTOUT	SPI2_MOSI	-	-	TIM1_CH1	-	I ² C2_SDA	-	-
PB8	-	I2C1_SCL	TIM16_CH1	-	-	-	-	EVENTOUT	SPI2_SCK	USART1_TX	USART3_TX	TIM15_BKIN	-	I ² C2_SCL	TIM1_ CH1N	-
PB9	IR_OUT	I2C1_SDA	TIM17_CH1	EVENTOUT	-	SPI2_NSS/ I ² S2_WS	-	-	-	USART1_RX	USART3_RX	-	-	I ² C2_SDA	-	-
PB10	-	I2C2_SCL	TIM2_CH3	-	USART3_TX	SPI2_SCK/ I ² S2_CK	-	COMP1_OUT	-	USART2_RTS	-	-	-	I ² C1_SCL	-	-
PB11	EVENTOUT	I ² C2_SDA	TIM2_CH4	-	USART3_RX	-	-	COMP2_OUT	SPI2_MOSI	USART2_CTS	-	-	-	I ² C1_SDA	-	-
PB12	SPI2_NSS/ I ² S2_WS	EVENTOUT	TIM1_BKIN	-	USART3_CK	TIM15_BKIN	-	-	-	-	-	-	-	-	-	-
PB13	SPI2_SCK/ I ² S2_CK	-	TIM1_CH1N	-	USART3_CTS	I ² C2_SCL	-	EVENTOUT	-	MCO	-	TIM15_CH1N	-	I ² C1_SCL	-	-
PB14	SPI2_MISO/ I ² S2_MCK	TIM15_CH1	TIM1_CH2N	-	USART3_RTS	I ² C2_SDA	-	EVENTOUT	-	-	-	TIM15_CH1	-	I ² C1_SDA	-	-
PB15	SPI2_MOSI/ I ² S2_SD	TIM15_CH2	TIM1_CH3N	TIM15_CH1N	-	-	-	EVENTOUT	-	-	-	-	-	-	-	-

3.3. 端口 C 复用功能映射

表 3-5 端口 C 复用功能映射

PortC	AF0	AF1	AF2	AF3	AF4	AF5	AF6	AF7	AF8	AF9	AF10	AF11	AF12	AF13	AF14	AF15
PC0	EVENTOUT	-	-	-	-	-	-	-	SPI1_MISO/I ² S1_MCK	USART2_CTS	USART3_RTS	-	-	-	-	-
PC1	EVENTOUT	-	-	-	-	-	-	-	SPI1_MOSI/I ² S1_SD	USART2_RTS	USART3_CTS	TIM15_CH1	-	-	-	-
PC2	EVENTOUT	SPI2_MISO/I ² S2_MCK	-	-	-	-	-	-	-	USART3_TX	USART3_RX	TIM15_CH2	-	-	-	-
PC3	EVENTOUT	SPI2_MOSI/I ² S2_SD	-	-	-	-	-	-	-	USART3_RX	USART3_TX	-	-	-	-	-
PC4	EVENTOUT	USART3_TX	-	-	-	-	-	COMP3_OUT	SPI1_NSS/I ² S1_WS	USART1_TX	-	TIM2_CH1_ETR	IR_OUT	-	-	-
PC5	-	USART3_RX	-	-	-	-	-	-	SPI1_MOSI/I ² S1_SD	USART1_RX	-	TIM2_CH2	-	-	-	-
PC6	TIM3_CH1	-	-	-	-	-	-	-	SPI2_SCK/I ² S2_CK	-	USART4_RXD	TIM2_CH3	-	-	-	-
PC7	TIM3_CH2	-	-	-	-	-	-	-	SPI2_MISO/I ² S2_MCK	-	USART4_TX	TIM2_CH4	-	-	-	-
PC8	TIM3_CH3	-	-	-	-	-	-	-	SPI2_MOSI/I ² S2_SD	-	USART4_CTS	TIM1_CH1	-	-	-	-
PC9	TIM3_CH4	-	-	-	-	-	-	-	SPI2_NSS/I ² S2_WS	I ² S1_CKIN	USART4_RTS	TIM1_CH2	-	-	-	-
PC10	USART4_TX	USART3_TX	-	-	-	-	-	-	-	-	-	TIM1_CH3	-	-	-	-
PC11	USART4_RX	USART3_RX	-	-	-	-	-	-	-	-	-	TIM1_CH4	-	-	-	-
PC12	USART4_CK	USART3_CK	-	-	-	-	-	-	-	-	-	TIM14_CH1	-	-	-	-
PC13	-	-	-	-	-	-	-	-	SPI1_SCK/I ² S1_CK	-	-	TIM1_BKIN	-	-	-	-
PC14	-	-	-	-	-	-	-	-	-	-	-	TIM1_BKIN2	-	-	-	-
PC15	-	-	-	-	-	-	-	-	-	-	-	TIM15_BKIN	-	-	-	-

3.4. 端口 F 复用功能映射

表 3-6 端口 F 复用功能映射

PortF	AF0	AF1	AF2	AF3	AF4	AF5	AF6	AF7	AF8	AF9	AF10	AF11	AF12	AF13	AF14	AF15
PF0	-	-	-	-	-	-	-	-	-	USART2_TX	-	TIM14_CH1	-	TIM1_BKIN	-	-
PF1	-	-	-	-	-	-	-	-	-	USART2_RX	-	TIM15_CH1N	-	TIM1_CH1N	-	-
PF2	EVENTOUT	-	-	-	-	-	-	-	MCO	-	-	-	-	TIM1_CH2	-	-
PF3	EVENTOUT	-	-	-	-	-	I ² C1_SCL	-	-	-	-	-	-	I ² C2_SCL	-	-
PF4	-	-	-	-	-	-	I ² C1_SDA	-	-	-	-	-	-	I ² C2_SDA	-	-
PF5	-	-	TIM1_BKIN2	-	-	-	-	-	-	-	-	-	-	-	-	-
PF6	-	-	-	-	USART1_CTS	-	-	-	-	-	-	-	-	-	-	-
PF7	TIM3_ETR	USART3_RTS	-	-	-	-	-	-	-	-	-	TIM1_CH1N	-	-	-	-
PF8	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
PF9	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-

4. 存储器映射




图 4-1 存储器映射

表 4-1 存储器地址

Type	Boundary Address	Size	Memory Area	Description
SRAM	0x2000 4000-0x3FFF FFFF	-	Reserved	-;
	0x2000 0000-0x2000 3FFF	16 KBytes	SRAM	如果硬件上电配置 SRAM 为 16 KBytes, 则 SRAM 地址空间为 0x2000 0000-0x2000 3FFF
Code	0x1FFF 3400-0x1FFF FFFF	-	Reserved	-
	0x1FFF 3300-0x1FFF 33FF	256 Bytes	FT infor1 bytes	Flash Verify Value; Analog 和 Flash Trimming; Debug ID;
	0x1FFF 3200-0x1FFF 32FF	256 Bytes	FT infor0 bytes	Normal TS DATA; High TS DATA; HSI Re-Trim data; Flash/sram size 配置;
	0x1FFF 3100-0x1FFF 31FF	256 Bytes	Option bytes	芯片软硬件 option bytes 信息; IP enable ⁽¹⁾
	0x1FFF 3000-0x1FFF 30FF	256 Bytes	UID bytes	Unique ID
	0x1FFF 0000-0x1FFF 2FFF	12 KBytes	System memory	存放 boot loader
	0x0802 0000-0x1FFE FFFF	-	Reserved	-
	0x0800 0000-0x0801 FFFF	128 KBytes	Main flash memory	
	0x0002 0000-0x07FF FFFF	-	Reserved	-
	0x0000 0000-0x0001 FFFF	128 KBytes	根据 Boot 配置选择, 是: 1) Main flash memory 2) System memory 3) SRAM	

1. 上述空间除外,其余标注为 reserved 的空间,无法进行写操作,读为 0,且产生 response error.

表 4-2 外设寄存器地址

Bus	Boundary Address	Size	PY32M070
	0xE000 000-0xE00F FFFF	1 Mbytes	M0+
IOPORT	0x5000 1800 - 0x5FFF FFFF	256 MB	Reserved
	0x5000 1400 - 0x5000 17FF	1 KB	GPIOF
	0x5000 1000 - 0x5000 13FF	1 KB	Reserved
	0x5000 0C00 - 0x5000 0FFF	1 KB	Reserved
	0x5000 0800 - 0x5000 0BFF	1 KB	GPIOC
	0x5000 0400 - 0x5000 07FF	1 KB	GPIOB
	0x5000 0000 - 0x5000 03FF	1 KB	GPIOA
AHB	0x4002 4000 - 0x4FFF FFFF	256 MB	Reserved

Bus	Boundary Address	Size	PY32M070
	0x4002 3C00 – 0x4002 3FFF	1 KB	Reserved
	0x4002 3800 – 0x4002 3BFF	1 KB	DIV
	0x4002 3400 - 0x4002 37FF	1 KB	Reserved
	0x4002 3000 - 0x4002 33FF	1 KB	CRC
	0x4002 2400 - 0x4002 2FFF	3 KB	Reserved
	0x4002 2000 - 0x4002 23FF	1 KB	FLASH
	0x4002 1C00 - 0x4002 1FFF	1 KB	Reserved
	0x4002 1800 - 0x4002 1BFF	1 KB	EXTI
	0x4002 1400 - 0x4002 17FF	1 KB	Reserved
	0x4002 1000 - 0x4002 13FF	1 KB	RCC ⁽²⁾
	0x4002 0400 - 0x4002 0FFF	3 KB	Reserved
	0x4002 0000 - 0x4002 03FF	1 KB	DMA
	APB	0x4001 5C00 - 0x4001 FFFF	41 KB
0x4001 5800 - 0x4001 5BFF		1 KB	DBG
0x4001 4C00 - 0x4001 57FF		3 KB	Reserved
0x4001 4800 - 0x4001 4BFF		1 KB	TIM17
0x4001 4400 - 0x4001 47FF		1 KB	TIM16
0x4001 4000 - 0x4001 43FF		1 KB	TIM15
0x4001 3C00 - 0x4001 3FFF		1 KB	Reserved
0x4001 3800 - 0x4001 3BFF		1 KB	USART1
0x4001 3400 - 0x4001 37FF		1 KB	Reserved
0x4001 3000 - 0x4001 33FF		1 KB	SPI1/I ² S1
0x4001 2C00 - 0x4001 2FFF		1 KB	TIM1
0x4001 2800 - 0x4001 2BFF		1 KB	Reserved
0x4001 2400 - 0x4001 27FF		1 KB	ADC
0x4001 0400 - 0x4001 23FF		8 KB	Reserved
0x4001 0300 - 0x4001 03FF		1 KB	OPA
0x4001 0200 - 0x4001 02FF			COMP
0x4001 0000 - 0x4001 01FF			SYSCFG
0x4000 8000- 0x4000 FFFF		32 KB	Reserved
0x4000 7C00 - 0x4000 7FFF		1 KB	LPTIM1
0x4000 7800 - 0x4000 7BFF		1 KB	Reserved
0x4000 7400 - 0x4000 77FF		1 KB	DAC
0x4000 7000 - 0x4000 73FF		1 KB	PWR 注 ³
0x4000 6C00 - 0x4000 6FFF		1 KB	Reserved
0x4000 6800 - 0x4000 6BFF		1 KB	Reserved
0x4000 6400 - 0x4000 67FF		1 KB	Reserved
0x4000 6000 - 0x4000 63FF		1 KB	Reserved
0x4000 5C00 - 0x4000 5FFF		1 KB	Reserved

Bus	Boundary Address	Size	PY32M070
	0x4000 5800 - 0x4000 5BFF	1 KB	I ² C2
	0x4000 5400 - 0x4000 57FF	1 KB	I ² C1
	0x4000 5000 - 0x4000 53FF	1 KB	Reserved
	0x4000 4C00 - 0x4000 4FFF	1 KB	USART4
	0x4000 4800 - 0x4000 4BFF	1 KB	USART3
	0x4000 4400 - 0x4000 47FF	1 KB	USART2
	0x4000 3C00 - 0x4000 43FF	2 KB	Reserved
	0x4000 3800 - 0x4000 3BFF	1 KB	SPI2/I ² S2
	0x4000 3400 - 0x4000 37FF	1 KB	Reserved
	0x4000 3000 - 0x4000 33FF	1 KB	IWDG
	0x4000 2C00 - 0x4000 2FFF	1 KB	WWDG
	0x4000 2800 - 0x4000 2BFF	1 KB	RTC
	0x4000 2400 - 0x4000 27FF	1 KB	Reserved
	0x4000 2000 - 0x4000 23FF	1 KB	TIM14
	0x4000 1800 - 0x4000 1FFF	2 KB	Reserved
	0x4000 1400 - 0x4000 17FF	1 KB	TIM7
	0x4000 1000 - 0x4000 13FF	1 KB	TIM6
	0x4000 0800 - 0x4000 0FFF	2 KB	Reserved
	0x4000 0400 - 0x4000 07FF	1 KB	TIM3
	0x4000 0000 - 0x4000 03FF	1 KB	TIM2

1. 上表 AHB 标注为 Reserved 的地址空间,无法写操作,读回为 0,且产生 hardfault。
2. 不仅支持 32 位字访问,还支持半字和字节访问。
3. 不仅支持 32 位字访问,还支持半字和字节访问。

5. 电气特性

5.1. 测试条件

除非特殊说明,所有的电压都以 V_{SS} 为基准。

5.1.1. 最小值和最大值

除非特殊说明,通过在环境温度 $T_A=25\text{ }^\circ\text{C}$ 和 $T_A=T_A(\text{max})$ 下进行的芯片量产测试筛选,保证在最坏的环境温度、供电电压和时钟频率条件下达到最小值和最大值。

基于表格下方注解的电特性结果、设计仿真和/或工艺参数的数据,未在生产中进行测试。最小和最大数值参考了样品测试,取平均值再加或者减三倍的标准偏差。

5.1.2. 典型值

除非特殊说明,典型数据是基于 $T_A=25\text{ }^\circ\text{C}$ 和 $V_{CC}=3.3\text{ V}$ 。这些数据仅用于设计指导未经过测试。

典型的 ADC 精度数值是通过对一个标准批次的采样,在所有温度范围下测试得到,95%的芯片误差小于等于给出的数值。

5.2. 绝对最大额定值

如果加在芯片上超过以下表格给出的绝对最大值,可能会导致芯片永久性的损坏。这里只是列出了所能承受的强度分等,并不意味着在此条件下器件的功能操作无误。长时间工作在最大值条件下可能影响芯片的可靠性。

表 5-1 电压特性⁽¹⁾

符号	描述	最小值	最大值	单位
V_{CC}	外部主供电电源	- 0.3	6.25	V
V_{IN}	其他 Pin 的输入电压	- 0.3	$V_{CC} + 0.3$	V

1. 电源 V_{CC} 和地 V_{SS} 引脚必须始终连接到外部允许范围内的供电系统上。

表 5-2 电流特性

符号	描述	最大值	单位
I_{VCC}	流进 V_{CC} pin 的总电流(供应电流) ⁽¹⁾	300	mA
I_{VSS}	流出 V_{SS} pin 的总电流(流出电流) ⁽¹⁾	300	
$I_{IO(PIN)}$	COM IO 的输出灌电流 ⁽²⁾	20	
	所有 IO 的拉电流	-20	

1. 电源 V_{CC} 和地 V_{SS} 引脚必须始终连接到外部允许范围内的供电系统上。

2. IO 类型可参考引脚定义的术语和符号。

表 5-3 温度特性

符号	描述	数值	单位
T _{STG}	存储温度范围	- 65 ~ + 150	°C
T _O	工作温度范围	- 40 ~ + 105	°C

5.3. 工作条件

5.3.1. 通用工作条件

表 5-4 通用工作条件

符号	参数	条件	最小值	最大值	单位
f _{HCLK}	内部 AHB 时钟频率	-	0	72	MHz
f _{PCLK}	内部 APB 时钟频率	-	0	72	MHz
V _{CC}	标准工作电压	-	1.7	5.5	V
V _{CCA} (1)	模拟电路工作电压	必须与 V _{CC} 相同 (1)	1.7	5.5	V
V _{IN}	IO 输入电压	-	- 0.3	V _{CC} + 0.3	V
T _A	环境温度	-	- 40	105	°C
T _J	结温	-	- 40	110	°C

1. 建议使用相同的电源为 V_{CC} 和 V_{CCA} 供电，在上电和正常操作期间，V_{CC} 和 V_{CCA} 之间最多允许有 300 mV 的差别。

5.3.2. 上下电工作条件

表 5-5 上电和掉电工作条件

符号	参数	条件	最小值	最大值	单位
t _{VCC}	V _{CC} 上升速率	-	0	∞	us/V
	V _{CC} 下降速率	-	20	∞	

5.3.3. 内嵌复位和 LVD 模块特性

表 5-6 上电和掉电工作条件

符号	参数	条件	最小值	典型值	最大值	单位
V _{PVD}	可编程电压检测器电平选择	PLS[2:0]=000 (上升沿)	1.7	1.8	1.9	V
		PLS[2:0]=000 (下降沿)	1.6	1.7	1.8	V

符号	参数	条件	最小值	典型值	最大值	单位
		PLS[2:0]=001 (上升沿)	1.9	2	2.1	V
		PLS[2:0]=001 (下降沿)	1.8	1.9	2	V
		PLS[2:0]=010 (上升沿)	2.1	2.2	2.3	V
		PLS[2:0]=010 (下降沿)	2	2.1	2.2	V
		PLS[2:0]=011 (上升沿)	2.3	2.4	2.5	V
		PLS[2:0]=011 (下降沿)	2.2	2.3	2.4	V
		PLS[2:0]=100 (上升沿)	2.5	2.6	2.7	V
		PLS[2:0]=100 (下降沿)	2.4	2.5	2.6	V
		PLS[2:0]=101 (上升沿)	2.7	2.8	2.9	V
		PLS[2:0]=101 (下降沿)	2.6	2.7	2.8	V
		PLS[2:0]=110 (上升沿)	2.9	3	3.1	V
		PLS[2:0]=110 (下降沿)	2.8	2.9	3	V
		PLS[2:0]=111 (上升沿)	3.1	3.2	3.3	V
		PLS[2:0]=111 (下降沿)	3	3.1	3.2	V
$V_{PVDhyst}^{(1)}$	PVD 迟滞	-	-	100	-	mV
$V_{POR/PDR}$	上电/下电复位阈值	上升沿	1.5	1.6	1.7	V
		下降沿	1.45	1.55	1.65	V
$V_{PDRhyst}^{(1)}$	PDR 迟滞	-	-	20	-	mV
V_{BOR}	BOR 阈值电压	BOR_LEV[2:0]=000 (上升沿)	1.7	1.8	1.9	V
		BOR_LEV[2:0]=000 (下降沿)	1.6	1.7	1.8	V
		BOR_LEV[2:0]=001 (上升沿)	1.9	2	2.1	V
		BOR_LEV[2:0]=001 (下降沿)	1.8	1.9	2	V
		BOR_LEV[2:0]=010 (上升沿)	2.1	2.2	2.3	V
		BOR_LEV[2:0]=010 (下降沿)	2	2.1	2.2	V
		BOR_LEV[2:0]=011 (上升沿)	2.3	2.4	2.5	V
		BOR_LEV[2:0]=011 (下降沿)	2.2	2.3	2.4	V
		BOR_LEV[2:0]=100 (上升沿)	2.5	2.6	2.7	V

符号	参数	条件	最小值	典型值	最大值	单位
		BOR_LEV[2:0]=100 (下降沿)	2.4	2.5	2.6	V
		BOR_LEV[2:0]=101 (上升沿)	2.7	2.8	2.9	V
		BOR_LEV[2:0]=101 (下降沿)	2.6	2.7	2.8	V
		BOR_LEV[2:0]=110 (上升沿)	2.9	3	3.1	V
		BOR_LEV[2:0]=110 (下降沿)	2.8	2.9	3	V
		BOR_LEV[2:0]=111 (上升沿)	3.1	3.2	3.3	V
		BOR_LEV[2:0]=111 (下降沿)	3	3.1	3.2	V
V_BOR_hyst	BOR 迟滞	-	-	100	-	mV

1. 由设计保证,不在生产中测试。

5.3.4. 工作电流特性

表 5-7 运行模式电流

符号	条件						典型值 ⁽¹⁾	最大值	单位
	系统时钟	频率	代码	运行	外设时钟	FLASH sleep			
I _{DD} (run)	PLL	72 MHz	While ⁽¹⁾	Flash	ON	DISABLE	8.37	12.70	mA
					OFF	DISABLE	4.60	7.80	
		ON			DISABLE	6.54	9.73		
		OFF			DISABLE	4.01	6.46		
	HSI	24 MHz			ON	DISABLE	3.82	6.57	
					OFF	DISABLE	2.60	5.07	
		16 MHz			ON	DISABLE	2.78	4.94	
					OFF	DISABLE	1.90	2.75	
	LSI	8 MHz	ON	DISABLE	1.80	3.40			
			OFF	DISABLE	1.21	2.73			
		4 MHz	ON	DISABLE	1.04	2.22			
			OFF	DISABLE	0.87	1.34			
	LSI	32.768 kHz	ON	DISABLE	350.2	824.5	uA		
			OFF	DISABLE	293.2	770.5			
32.768 kHz		ON	ENABLE	276.7	720.6				
		OFF	ENABLE	224.6	663.2				

1. 数据基于考核结果,不在生产中测试。

表 5-8 sleep 模式电流

符号	条件				典型值 ⁽¹⁾	最大值	单位
	系统时钟	频率	外设时钟	FLASH sleep			
I _{DD} (sleep)	PLL	72 MHz	ON	DISABLE	6.16	8.36	mA
			OFF	DISABLE	2.13	3.14	
		48 MHz	ON	DISABLE	4.57	6.34	
			OFF	DISABLE	1.82	2.73	
	HSI	24 MHz	ON	DISABLE	2.12	3.21	
			OFF	DISABLE	0.89	1.54	
		16 MHz	ON	DISABLE	1.56	2.75	
			OFF	DISABLE	0.71	1.53	
		8 MHz	ON	DISABLE	1.01	1.73	
			OFF	DISABLE	0.53	1.01	
		4 MHz	ON	DISABLE	0.74	1.40	
			OFF	DISABLE	0.46	0.91	
	LSI	32.768 kHz	ON	DISABLE	349.4	824.5	uA
			OFF	DISABLE	292.5	770.5	
		32.768 kHz	ON	ENABLE	278.4	720.6	
			OFF	ENABLE	224.4	663.2	

1. 数据基于考核结果,不在生产中测试。

表 5-9 stop 模式电流

符号	条件					典型值 ⁽¹⁾	最大值	单位
	V _{CC}	V _{DD}	MR/LPR	LSI	外设时钟			
I _{DD} (stop)	1.7 ~ 5.5 V	1.2 V	MR	-	-	130.30	245.43	uA
					ON	RTC + IWDG + LPTIM	6.60	
		1.2 V	LPR	ON	IWDG	6.70	103.83	
					LPTIM	6.70	103.62	
					RTC	6.60	103.63	
					No	6.50	104.26	
		1.0 V	LPR	ON	RTC + IWDG + LPTIM	5.80	81.71	
					IWDG	5.80	81.51	
					LPTIM	5.70	81.37	
					RTC	5.70	81.55	
		OFF	No	5.50	81.39			

1. 数据基于考核结果,不在生产中测试。

5.3.5. 低功耗模式唤醒时间

表 5-10 低功耗模式唤醒时间

符号	参数 ⁽¹⁾	条件	典型值 ⁽²⁾	最大值	单位
t _{WUSLEEP}	Sleep 的唤醒时间	-	7.00	-	CPU Cycles

符号	参数 ⁽¹⁾	条件	典型值 ⁽²⁾	最大值	单位		
t_{WUSTOP}	Stop 的 唤醒时间	MR 供电	Flash 中执行程序, HSI(24 Mhz)作为 系统时钟	3.50	-	us	
		LPR 供电	Flash 中执行程序, HSI 作为系统时钟	$V_{DD} = 1.2 V$	7.00	-	us
				$V_{DD} = 1.0 V$	7.00	-	

1. 唤醒时间的测量是从唤醒时间开始至用户程序读取第一条指令。
2. 数据基于考核结果,不在生产中测试。

5.3.6. 外部时钟源特性

5.3.6.1. 外部高速时钟

在 HSE 的 bypass 模式(RCC_CR 的 HSEBYP 置位),芯片内的高速起振电路停止工作,相应的 IO 作为标准的 GPIO 使用。




图 5-1 外部高速时钟时序图

表 5-11 外部高速时钟特性

符号	参数 ⁽¹⁾	最小值	典型值	最大值	单位
f_{HSE_ext}	用户外部时钟频率	4	8	32	MHz
V_{HSEH}	输入引脚高电平电压	$0.7 V_{CC}$	-	V_{CC}	V
V_{HSEL}	输入引脚低电平电压	V_{SS}	-	$0.3 V_{CC}$	
$t_{W(HSEH)}$ $t_{W(HSEL)}$	输入高或低的时间	15	-	-	ns
$t_{r(HSE)}$ $t_{f(HSE)}$	输入上升/下降的时间	-	-	20	ns

1. 由设计保证,不在生产中测试。

5.3.6.2. 外部低速时钟

在 LSE 的 bypass 模式(RCC_BDCR 的 LSEBYP 置位),芯片内的低速起振电路停止工作,相应的 IO 作为标准的 GPIO 使用。




图 5-2 外部低速时钟时序图

表 5-12 外部低速时钟特性

符号	参数 ⁽¹⁾	最小值	典型值	最大值	单位
f_{LSE_ext}	用户外部时钟频率	-	32.768	1000	kHz
V_{LSEH}	输入引脚高电平电压	$0.7 V_{CC}$	-	-	V
V_{LSEL}	输入引脚低电平电压	-	-	$0.3 V_{CC}$	V
$t_{w(LSEH)}$ $t_{w(LSEL)}$	输入高或低的时间	450	-	-	ns
$t_{r(LSE)}$ $t_{f(LSE)}$	输入上升/下降的时间	-	-	50	ns

1. 由设计保证,不在生产中测试。

5.3.6.3. 外部高速晶体

可以通过外接 32 MHz 的晶体/陶瓷谐振器。在应用中,晶体和负载电容应该尽可能靠近管脚,这样可以使输出变形和启动稳定时间最小化。

表 5-13 外部高速晶体特性

符号	参数	条件 ⁽¹⁾	最小值 ⁽²⁾	典型值	最大值 ⁽²⁾	单位
f_{OSC_IN}	振荡频率	-	1	-	32	MHz
$I_{DD}^{(4)}$	HSE 功耗	During startup	-	-	5.5	mA
		$V_{CC}=3 V, R_m=30 \Omega, C_L=10 pF @ 8 MHz$	-	0.58	-	
		$V_{CC}=3 V, R_m=45 \Omega, C_L=10 pF @ 8 MHz$	-	0.59	-	
		$V_{CC}=3 V, R_m=30 \Omega, C_L=5 pF @ 48 MHz$	-	0.89	-	
		$V_{CC}=3 V, R_m=30 \Omega, C_L=10 pF @ 48 MHz$	-	1.14	-	

符号	参数	条件 ⁽¹⁾	最小值 ⁽²⁾	典型值	最大值 ⁽²⁾	单位
		V _{CC} =3 V, R _m =30 Ω, C _L =20 pF @48 MHz	-	1.94	-	
t _{SU(HSE)} ^{(3) (4)}	启动时间	f _{OSC_IN} =32 MHz	-	2	-	ms
		f _{OSC_IN} =4 MHz	-	2	-	

1. 晶体/陶瓷谐振器特性基于制造商给出的数据手册。
2. 由设计保证,不在生产中测试。
3. t_{SU(HSE)}是从启用(通过软件)到时钟振荡达到稳定的启动时间,针对标准晶体/谐振器测量的,不同晶体/谐振器可能会有很大差异。
4. 数据基于考核结果,不在生产中测试。

5.3.6.4. 外部低速晶体

可以通过外接 32.768 kHz 的晶体/陶瓷谐振器。在应用中,晶体和负载电容应该尽可能靠近管脚,这样可以使输出变形和启动稳定时间最小化。

表 5-14 外部低速晶体特性

符号	参数	条件 ⁽¹⁾	最小值 ⁽²⁾	典型值	最大值 ⁽²⁾	单位
I _{DD} ⁽⁴⁾	LSE 功耗	LSE_DRIVER [1:0] = 00	-	250	-	nA
		LSE_DRIVER [1:0] = 01	-	560	-	
		LSE_DRIVER [1:0] = 10	-	920	-	
		LSE_DRIVER [1:0] = 11	-	1260	-	
t _{SU(LSE)} ^{(3) (4)}	启动时间	-	-	3	-	s

1. 晶体/陶瓷谐振器特性基于制造商给出的数据手册。
2. 由设计保证,不在生产中测试。
3. t_{SU(LSE)}是从启用(通过软件)到时钟振荡达到稳定的启动时间,针对标准晶体/谐振器测量的,不同晶体/谐振器可能会有很大差异。
4. 数据基于考核结果,不在生产中测试。

5.3.7. 内部高频时钟源 HSI 特性

表 5-15 内部高频时钟源特性

符号	参数	条件	最小值	典型值	最大值	单位
f _{HSI}	HSI 频率	-	-	4.0 8.0 16.0 22.12 24.0	-	MHz
Δ _{Temp} (HSI)	HSI 频率温度漂移	V _{CC} =1.7 V~ 5.5 V, T _A =25 °C	-1 ⁽²⁾	-	1 ⁽²⁾	%

符号	参数	条件	最小值	典型值	最大值	单位
		$V_{CC}=1.7\text{ V} \sim 5.5\text{ V}, T_A=0^\circ\text{C} \sim 105^\circ\text{C}$	-4 ⁽²⁾	-	4 ⁽²⁾	%
		$V_{CC}=1.7\text{ V} \sim 5.5\text{ V}, T_A=-40^\circ\text{C} \sim 105^\circ\text{C}$	-4 ⁽²⁾	-	4 ⁽²⁾	%
$f_{\text{TRIM}}^{(1)}$	HSI 微调精度	-	-	0.1	-	%
$D_{\text{HSI}}^{(1)}$	占空比	-	45 ⁽¹⁾	-	55 ⁽¹⁾	%
$t_{\text{Stab}}(\text{HSI})$	HSI 稳定时间	-	-	2	4 ⁽¹⁾	us
$I_{\text{DD}}(\text{HSI})^{(2)}$	HSI 功耗	4 MHz	-	110	-	uA
		8 MHz	-	120	-	uA
		16 MHz	-	170	-	uA
		22.12 MHz, 24 MHz	-	210	-	uA

1. 由设计保证，不在生产中测试。
2. 数据基于考核结果，不在生产中测试。

5.3.8. 内部低频时钟源 LSI 特性

表 5-16 内部低频时钟特性

符号	参数	条件	最小值	典型值	最大值	单位
f_{LSI}	LSI 频率	-	-	32.768	-	KHz
$\Delta_{\text{Temp}}(\text{LSI})$	LSI 频率温度漂移	$T_A=25^\circ\text{C}, V_{CC}=3.3\text{ V}$	-3	-	+3	%
		$V_{CC}=1.7 \sim 5.5\text{ V}, T_A=0 \sim 105^\circ\text{C}$	-15 ⁽²⁾	-	15 ⁽²⁾	%
		$V_{CC}=1.7 \sim 5.5\text{ V}, T_A=-40 \sim 105^\circ\text{C}$	-20 ⁽²⁾	-	20 ⁽²⁾	%
$f_{\text{TRIM}}^{(1)}$	LSI 微调精度	-	-	0.2	-	%
$t_{\text{Stab}}^{(1)}$ ₍₁₎	LSI 稳定时间	-	-	150	-	us
$I_{\text{DD}}(\text{LSI})^{(1)}$	LSI 功耗	-	-	300	-	nA

1. 由设计保证，不在生产中测试。
2. 数据基于考核结果，不在生产中测试。

5.3.9. 锁相环 PLL 特性

表 5-17 锁相环特性

符号	参数	条件	最小值	典型值	最大值	单位
$f_{\text{PLL_IN}}$	输入频率	$T_A=25^\circ\text{C}, V_{CC}=3.3\text{ V}$ PLL 2 倍频	16 ⁽¹⁾	-	24 ⁽¹⁾	MHz
		$T_A=25^\circ\text{C}, V_{CC}=3.3\text{ V}$ PLL 3 倍频	22.12 ⁽¹⁾	-	24 ⁽¹⁾	
$f_{\text{PLL_OUT}}$	输出频率	$T_A=25^\circ\text{C}, V_{CC}=3.3\text{ V}$	32 ⁽¹⁾	-	72	MHz
Jitter	周期抖动	-	-	-	0.3 ⁽¹⁾	ns

符号	参数	条件	最小值	典型值	最大值	单位
t _{LOCK}	锁存时间	f _{PLL_IN} =24 MHz	-	15	40 ⁽¹⁾	us

1. 由设计保证，不在生产中测试。

5.3.10. 存储器特性

表 5-18 存储器特性

符号	参数	条件	典型值	最大值 ⁽¹⁾	单位
t _{prog}	Page program	-	1.0	1.5	ms
t _{ERASE}	Page/sector/mass erase	-	3.5	4.5	ms
I _{DD}	Page programe	-	2.1	2.9	mA
	Page/sector/mass erase	-	2.1	2.9	

1. 由设计保证，不在生产中测试。

表 5-19 存储器擦写次数和数据保持

符号	参数	条件	最小值 ⁽¹⁾	单位
N _{END}	擦写次数	T _A = - 40 ~ 105 °C	100	kcycle
t _{RET}	数据保持期限	10 kcycle T _A = 55 °C	20	Year

1. 数据基于考核结果，不在生产中测试。

5.3.11. EFT 特性

表 5-20 EFT 特性

符号	参数	条件	等级	典型值	单位
EFT to IO	-	IEC61000-4-4	B	2	KV
EFT to Power	-	IEC61000-4-4	B	4	KV

5.3.12. ESD & LU 特性

表 5-21 ESD & LU 特性

符号	参数	条件	典型值	单位
V _{ESD(HBM)}	静态放电电压(人体模型)	ESDA/JEDEC JS-001-2017	7.5	KV
V _{ESD(CDM)}	静态放电电压(充电设备模型)	ESDA/JEDEC JS-002-2018	1	KV
V _{ESD(MM)}	静态放电电压(机器模型)	JESD22-A115C	200	V
LU	静态 Latch-Up	JESD78E	200	mA

5.3.13. 端口特性

表 5-22 IO 静态特性

符号	参数	条件	最小值	典型值	最大值	单位
V_{IH}	输入高电平电压	$V_{CC}=1.7 \sim 5.5 \text{ V}$	$0.7 V_{CC}$	-	-	V
V_{IL}	输入低电平电压	$V_{CC}=1.7 \sim 5.5 \text{ V}$	-	-	$0.3 V_{CC}$	V
$V_{hys}^{(1)}$	斯密特迟滞电压	-	-	200	-	mV
I_{lkg}	输入漏电流	-	-	-	1	uA
R_{PU}	上拉电阻	-	30	50	70	k Ω
R_{PD}	下拉电阻	-	30	50	70	k Ω
$C_{IO}^{(1)}$	引脚电容	-	-	5	-	pF

1. 由设计保证,不在生产中测试。

表 5-23 输出电压特性

符号	参数 ⁽¹⁾	条件	最小值	最大值	单位
V_{OL}	COM IO output low level	$I_{OL} = 8 \text{ mA}, V_{CC} \geq 2.7 \text{ V}$	-	0.4	V
		$I_{OL} = 4 \text{ mA}, V_{CC} = 1.8 \text{ V}$	-	0.5	
$V_{OL}^{(2)}$	Output low level voltage for an I/O pin	$I_{OL} = 8 \text{ mA}, V_{CC} \geq 2.7 \text{ V}$	-	0.4	V
		$I_{OL} = 4 \text{ mA}, V_{CC} = 1.8 \text{ V}$	-	0.4	
V_{OH}	COM IO output high level	$I_{OH} = 8 \text{ mA}, V_{CC} \geq 2.7 \text{ V}$	$V_{CC} - 0.4$	-	V
		$I_{OH} = 4 \text{ mA}, V_{CC} = 1.8 \text{ V}$	$V_{CC} - 0.5$	-	
$V_{OH}^{(2)}$	Output high level voltage for an I/O pin	$I_{OL} = 8 \text{ mA}, V_{CC} \geq 2.7 \text{ V}$	$V_{CC} - 0.4$	-	V
		$I_{OL} = 4 \text{ mA}, V_{CC} = 1.8 \text{ V}$	$V_{CC} - 0.4$	-	

1. IO 类型可参考引脚定义的术语和符号。
2. 数据基于考核结果,不在生产中测试。

5.3.14. NRST 引脚特性

表 5-24 NRST 管脚特性

符号	参数	条件	最小值	典型值	最大值	单位
V_{IH}	输入高电平电压	$V_{CC}=1.7 \sim 5.5 \text{ V}$	$0.7 V_{CC}$	-	-	V
V_{IL}	输入低电平电压	$V_{CC}=1.7 \sim 5.5 \text{ V}$	-	-	$0.2 V_{CC}$	V
$V_{hys}^{(1)}$	斯密特迟滞电压	-	-	200	-	mV
I_{lkg}	输入漏电流	-	-	-	1	uA
R_{PU}	上拉电阻	-	30	50	70	k Ω
R_{PD}	下拉电阻	-	30	50	70	k Ω
$C_{IO}^{(1)}$	引脚电容	-	-	5	-	pF

1. 由设计保证,不在生产中测试。

5.3.15. ADC 特性

表 5-25 ADC 特性

符号	参数	条件	最小值	典型值	最大值	单位
I _{CC}	V _{CC} 功耗	@0.75 MSPS	-	0.4	-	mA
C _{IN} ⁽¹⁾	内部采样和保持电容	-	-	5	8	pF
F _{ADC}	转换时钟频率	V _{CC} =1.7 ~ 2.3 V	1	4	8 ⁽²⁾	MHz
		V _{CC} =2.3 ~ 5.5 V	1	8	16 ⁽²⁾	MHz
t _{samp} ⁽¹⁾	-	V _{CC} =2.3 ~ 5.5 V	3.5 * Tclk	-	41.5 * Tclk	-
t _{conv} ⁽¹⁾	-	-	-	12 * Tclk	-	-
t _{eoc} ⁽¹⁾	-	-	-	0.5 * Tclk	-	-
DNL ⁽²⁾	RT	-	-	± 1	-1~1.5	LSB
INL ⁽²⁾	RT	-	-	-	± 3	LSB
Offset ⁽²⁾	RT	-	-	± 1.5	± 3	LSB

1. 由设计保证,不在生产中测试。
2. 数据基于考核结果,不在生产中测试。

5.3.16. DAC 特性

表 5-26 DAC 特性

符号	参数	条件	最小值	典型值	最大值	单位
V _{DDA}	Analog supply voltage	-	2.2	-	5.5	V
R _{LOAD} ⁽¹⁾	Resistive load vs. V _{SSA} with buffer ON	-	5	-	-	kΩ
	Resistive load vs. V _{CCA} with buffer ON	-	15	-	-	kΩ
R _O ⁽¹⁾	Impedance output with buffer OFF	The minimum resistive load between DAC_VOUT and V _{SS} to have a 1% accuracy is 1.5 MΩ .	-	-	15	kΩ
C _{LOAD} ⁽¹⁾	Capacitive load	Maximum capacitive load at DAC_OUT pin (when the buffer is ON).	-	-	50	pF
DAC_OUT _{min} ⁽¹⁾	Lower DAC_OUT voltage with buffer ON	It gives the maximum output excursion of the DAC.	0.2	-	-	V
DAC_OUT _{max} ⁽¹⁾	Higher DAC_OUT voltage with buffer ON	-	-	-	V _{DDA} - 0.2	V

符号	参数	条件	最小值	典型值	最大值	单位
DAC_OUT min ⁽¹⁾	Lower DAC_OUT voltage with buffer OFF	It gives the maximum output excursion of the DAC.	-	0.5	-	mV
DAC_OUT max ⁽¹⁾	Higher DAC_OUT voltage with buffer OFF	-	-	-	$V_{DDA} - 10\text{ mV}$	V
I _{DDA} ⁽¹⁾	DAC DC current consumption in quiescentmode ⁽²⁾	With no load, middle code (0x800) on the inputs	-	-	600	μA
		With no load, worst code (0xF1C) at VREF+ = 3.6 V in terms of DC consumption on the inputs	-	-	700	μA
DNL ⁽²⁾	Differential linearity error	Given for the DAC in 10 bits configuration	-	-	±1	LSB
		Given for the DAC in 12 bits configuration	-	-	±3	LSB
INL ⁽²⁾	Integral linearity error	Given for the DAC in 10 bits configuration	-	-	±1	LSB
		Given for the DAC in 12 bits configuration	-	-	±4	LSB
Offset ⁽²⁾	offset error	Given for the DAC in 10 bits	-	-	±3	LSB
		Given for the DAC in 12 bits	-	-	±12	LSB
Gain error ⁽²⁾	Gain error	Given for the DAC in 12 bits configuration	-	-	±0.5	%
t _{SETTLING} ⁽²⁾	Settling time (full scale: for a 10 bits input code transition between the lowest and the highest input codes when DAC_OUT reaches finalvalue ±1LSB)	C _{LOAD} ≤ 50 pF, R _{LOAD} ≥ 5 kΩ	-	4	10	μs
Update rate ⁽²⁾	Max frequency for a correct DAC_OUT change when small variation in the inputcode (from code i to i+1LSB)	C _{LOAD} ≤ 50 pF, R _{LOAD} ≥ 5 kΩ	-	-	1	MS/s
t _{WAKEUP} ⁽²⁾	Wakeup time from off state	C _{LOAD} ≤ 50 pF, R _{LOAD} ≥ 5 kΩ input code between lowest and highest possible ones.	-	6.5	10	μs
P _{SRR+} ⁽¹⁾	Power supply rejection ratio (to V _{DDA}) (static DC measurement)	No R _{LOAD} , C _{LOAD} = 50 pF	-	-67	-40	dB

1. 由设计保证,不在生产中测试。
2. 数据基于考核结果,不在生产中测试。

5.3.17. 比较器特性

表 5-27 比较器特性⁽¹⁾

符号	参数	条件	最小值	典型值	最大值	单位	
V_{IN}	Input voltage range	-	0	-	V_{CC}	V	
V_{SC}	Scaler offset voltage	-	-	± 5	± 10	mV	
$I_{DD(SCALER)}$	Scaler static consumption	-	-	0.8	1	μA	
t_{START_SCALER}	Scaler startup time	-	-	100	200	μs	
t_{START}	Startup time to reach propagation delay specification	High-speed mode	-	-	5	μs	
		Medium-speed mode	-	-	15		
t_D	Propagation delay	200 mV step; 100 mV overdrive	High-speed mode	-	40	70	ns
			Medium-speed mode	-	0.9	2.3	μs
		>200 mV step; 100 mV overdrive	High-speed mode	-	-	85	ns
			Medium-speed mode	-	-	3.4	μs
$V_{offset(1)}$	Offset error	-	-	± 5	-	mV	
V_{hys}	Hysteresis	No hysteresis	-	0	-	mV	
		With hysteresis	-	20	-		
I_{DD}	Consumption	Medium-speed mode; No de-glitcher	Static	-	5	-	μA
			With 50kHz and $\pm 100mV$ overdrive square signal	-	6	-	μA
		Medium-speed mode; With de-glitcher	Static	-	7	-	μA
			With 50kHz and $\pm 100mV$ overdrive square signal	-	8	-	μA
		High-speed mode; No de-glitcher	Static	-	250	-	μA
			With 50kHz and $\pm 100mV$ overdrive square signal	-	250	-	μA

1. 由设计保证,不在生产中测试。

5.3.18. 运算放大器特性

表 5-28 运算放大器特性

符号	参数	条件	最小值	典型值	最大值	单位
V_i	输入电压	-	0	-	AV_{CC}	V
V_o	输出电压	-	0.1	-	$AV_{CC} - 0.2$	V
I_o	输出电流	-	-	-	2.2	mA
R_L	负载时间	-	5 K	-	-	Ω

符号	参数	条件	最小值	典型值	最大值	单位
t_{start}	初始化时间	-	-	-	20	us
V_{io}	输入失调电压	-	-	± 6	-	mV
PM	相位裕度	-	-	80	-	Deg
U_{GBW}	单位增益宽	-	-	10	-	MHz
SR	压摆率	-	-	8	-	V/us

5.3.19. 温度传感器特性

表 5-29 温度传感器特性

符号	参数	最小值	典型值	最大值	单位
$T_L^{(1)}$	V_{TS} linearity with temperature	-	± 1	± 2	$^{\circ}C$
Avg_Slope ⁽¹⁾	Average slope	2.3	2.5	2.7	mV/ $^{\circ}C$
V_{30}	Voltage at 30 $^{\circ}C$ (± 5 $^{\circ}C$)	0.742	0.76	0.785	V
$t_{START}^{(1)}$	Start-up time entering in continuous mode	-	70	120	us
$t_{S_temp}^{(1)}$	ADC sampling time when reading the temperature	9	-	-	us

1. 由设计保证,不在生产中测试。
2. 数据基于考核结果,不在生产中测试。

5.3.20. 内置参考电压特性

表 5-30 内置参考电压特性

符号	参数	条件	最小值	典型值	最大值	单位
V_{REFINT}	Internal reference voltage		1.17	1.2	1.23	V
$t_{start_vrefint}$	Start time of internal reference voltage		-	10	15	us
T_{coeff}	Temperature coefficient		-	-	100 ⁽¹⁾	ppm/ $^{\circ}C$
I_{VCC}	Current consumption from V_{CC}		-	12	20	μA
T_{coeff}	Internal 2.5 V/1.5 V temperature coefficient	$T_A = -40 \sim 105^{\circ}C$	-	-	120	ppm/ $^{\circ}C$

1. 由设计保证,不在生产中测试。

5.3.21. 定时器特性

表 5-31 定时器特性

符号	参数	条件	最小值	最大值	单位
$t_{res}(TIM)$	Timer resolution time	-	1	-	$t_{TIMxCLK}$
		$f_{TIMxCLK} = 72$ MHz	13.889	-	ns
f_{EXT}		-	-	$f_{TIMxCLK}/2$	MHz

符号	参数	条件	最小值	最大值	单位
	Timer external clock frequency on CH1 to CH4	$f_{TIMxCLK} = 72 \text{ MHz}$	-	24	
Res _{TIM}	Timer resolution	TIM1/3/14/15/16/17	-	16	Bit
t _{COUNTER}	16 bits counter clock period	-	1	65536	t _{TIMxCLK}
		$f_{TIMxCLK} = 72 \text{ MHz}$	0.013889	913	us

表 5-32 LPTIM 特性(时钟选择 LSI)

预分频	PRESC[2:0]	最小溢出值	最大溢出值	单位
/1	0	0.0305	1998.848	ms
/2	1	0.0610	3997.696	
/4	2	0.1221	8001.9456	
/8	3	0.2441	15997.3376	
/16	4	0.4883	32001.2288	
/32	5	0.9766	64002.4576	
/64	6	1.9531	127998.3616	
/128	7	3.9063	256003.2768	

表 5-33 IWDG 特性(时钟选择 LSI)

预分频	PR[2:0]	最小溢出值	最大溢出值	单位
/4	0	0.122	499.712	ms
/8	1	0.244	999.424	
/16	2	0.488	1998.848	
/32	3	0.976	3997.696	
/64	4	1.952	7995.392	
/128	5	3.904	15990.784	
/256	6 or 7	7.808	31981.568	

表 5-34 WWDG 特性(时钟选择 48 MHz PCLK)

预分频	WDGTB[1:0]	最小溢出值	最大溢出值	单位
1*4096	0	0.085	5.461	ms
2*4096	1	0.171	10.923	
4*4096	2	0.341	21.845	
8*4096	3	0.683	43.691	

5.3.22. 通讯口特性

5.3.22.1. I²C 总线接口特性

I²C 接口满足 I²C 总线 规格和用户手册的要求:

- Standard - mode(Sm): 100 kbit/s
- Fast - mode(Fm): 400 kbit/s

时序由设计保证，前提是 I²C 外设被正确的配置，并且 I²C 时钟频率大于下表要求的最小值。

表 5-35 最小 I²C CLK 频率

符号	参数	条件	最小值	单位
f _{I2CCCLK(min)}	I ² C 最小时钟频率	- 标准模式	2	MHz
		- 快速模式	9	

I²C SDA 和 SCL 管脚具有模拟滤波功能，参见下表。

表 5-36 I²C 滤波器特性

符号	参数	最小值	最大值	单位
t _{AF}	限制过滤器抑制的尖峰持续时间（短于限制持续时间的尖峰被抑制）	50	260	ns

5.3.22.2. 串行外设接口 SPI 特性

表 5-37 SPI 特性

符号	参数	条件	最小值	最大值	单位
f _{SCK} 1/t _{c(SCK)}	SPI 时钟频率	主机模式	-	12	MHz
		从机模式	-	12	
t _{r(SCK)} t _{f(SCK)}	SPI 时钟上升和下降时间	负载电容: C = 15 pF	-	6	ns
t _{su(NSS)}	NSS setup time	从机模式	4 T _{pclk}	-	ns
t _{h(NSS)}	NSS hold time	从机模式	2 T _{pclk} + 10	-	ns
t _{w(SCKH)} t _{w(SCKL)}	SCK high and low time	主机模式, presc = 4	T _{pclk} * 2 - 2	T _{pclk} * 2 + 1	ns
t _{su(MI)} t _{su(SI)}	Data input setup time	主机模式, presc = 4	T _{pclk} + 5 ⁽¹⁾	-	ns
		从机模式, presc = 4	5	-	
t _{h(MI)} t _{h(SI)}	Data input hold time	主机模式	5	-	ns
		从机模式	T _{pclk} + 5	-	
t _{a(SO)}	Data output access time	从机模式, presc = 4	0	3 T _{pclk}	ns
t _{dis(SO)}	Data output disable time	从机模式	2 T _{pclk} + 5	4 T _{pclk} + 5	ns
t _{v(SO)}	Data output valid Time	从机模式 (after enable edge), presc = 4	0	1.5 T _{pclk} ⁽²⁾	ns
t _{v(MO)}	Data output valid Time	主机模式 (after enable edge)	-	6	ns
t _{h(SO)}		从机模式, presc = 4	0 ⁽³⁾	-	ns

符号	参数	条件	最小值	最大值	单位
$t_{h(MO)}$	Data output hold time	主机模式	2	-	
DuCy(SCK)	SPI slave input clock duty cycle	从机模式	45	55	%

1. 主机在接收沿的前产生 1 pclk 接收控制信号。
2. 从机基于 SCK 发送沿最大有 1 PCLK 延时，考虑 IO 延时等，定义 1.5 PCLK。
3. 在主机发送的 SCK 占空比接收沿和发送沿之间宽的情况下，从机在发送沿之前就更新数据。




图 5-3 SPI 时序图 – 从机模式，CPHA = 0




图 5-4 SPI 时序图 – 从机模式，CPHA = 1





图 5-5 SPI 时序图 – 主机模式


Puya Confidential

6. 封装信息

6.1. QFN32 封装尺寸



7. 订购信息



8. 版本历史

版本	日期	更新记录
V1.0	2024.04.25	1. 初版



Puya Semiconductor Co., Ltd.

声 明

普冉半导体(上海)股份有限公司(以下简称:“Puya”)保留更改、纠正、增强、修改 Puya 产品和/或本文档的权利,恕不另行通知。用户可在下单前获取产品的最新相关信息。

Puya 产品是依据订单时的销售条款和条件进行销售的。

用户对 Puya 产品的选择和使用承担全责,同时若用于其自己或指定第三方产品上的,Puya 不提供服务支持且不对此类产品承担任何责任。

Puya 在此不授予任何知识产权的明示或暗示方式许可。

Puya 产品的转售,若其条款与此处规定不一致,Puya 对此类产品的任何保修承诺无效。

任何带有 Puya 或 Puya 标识的图形或字样是普冉的商标。所有其他产品或服务名称均为其各自所有者的财产。

本文档中的信息取代并替换先前版本中的信息。

普冉半导体(上海)股份有限公司 - 保留所有权利